V
主页
m基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件
发布人
源码事宜,关注微信公众号:matworld。基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件
打开封面
下载高清视频
观看高清视频
视频下载器
m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
基于FPGA的BPSK数字平方环载波同步verilog实现,包含testbench
基于FPGA的2FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
m基于FPGA的MPPT最大功率跟踪算法verilog实现,包含testbench
m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,包含载波同步
m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
m基于FPGA的Hamming汉明编译码verilog实现,包含testbench测试文件,不使用IP核
m基于FPGA的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件
m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
m基于FPGA的8PSK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量——quartusii版本
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
m基于FPGA的4ASK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench——vivado版本
m基于FPGA的217卷积编码维特比译码verilog实现,包含testbench不使用IP核
基于FPGA的1024QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
基于FPGA的A律压缩解压缩verilog实现,包含testbench
基于FPGA的8PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的AGC自适应增益控制系统verilog实现,包含testbench——vivado版本
基于FPGA的16QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于CCSDS标准的LDPC编码器的FPGA实现,包含testbench,码长1024,码率0.5
m基于FPGA的电子钟verilog实现,可设置闹钟,包含testbench测试文件
m基于FPGA的16QAM软解调verilog实现,含testbench——vivado版本
m基于FPGA的8ASK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的8FSK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的Alamouti编码verilog实现,包含testbench测试文件
m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件
m基于FPGA的各类存储器纯Verilog实现,包含testbench,包括RAM,SRAM等
基于FPGA的16PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FFT傅里叶变换的QPSK基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示程序
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
FPGA手搓8位CPU内核
FPGA FM收音机试听
m基于FPGA的基础OFDM调制解调verilog实现,包括IFFT和FFT,包含testbench——vivado版本
基于FPGA的QPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于插入导频相关峰判决法的基带信号跳频图样识别FPGA实现,包含testbench