m基于FPGA的8PSK调制解调系统verilog实现,包含testbench测试文件
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
m基于FPGA的Hamming汉明编译码verilog实现,包含testbench测试文件,不使用IP核
...
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
...
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
...
m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件
...
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
...
m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
...
m基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件
...
m基于FPGA的基础OFDM调制解调verilog实现,包括IFFT和FFT,包含testbench——vivado版本
...
基于FPGA的4ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
...
基于FPGA的16QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
...
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
...
m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,包含载波同步
...
基于FPGA的2FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
...
m基于FPGA的QPSK软解调verilog实现,含testbench和MATLAB辅助验证程序——vivado版本
...
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
...
m基于FPGA的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件
...
基于FPGA的4FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
...
m基于FPGA的电子钟verilog实现,可设置闹钟,包含testbench测试文件
...
m基于FPGA和IP核的RS编译码verilog实现,包含testbench测试文件
...
m基于深度学习的64QAM调制解调系统频偏估计和补偿算法matlab仿真
...
m基于FPGA的OFDM系统中降PAPR技术的实现,包含testbench测试文件和MATLAB辅助测试
...
m基于FPGA的16QAM软解调verilog实现,含testbench——vivado版本
...
m基于FPGA的PPM光学脉位调制解调系统verilog实现,包含testbench
...
m基于FPGA的OFDM调制解调系统verilog实现,包括IFFT,FFT以及成型滤波器,包含testbench
...
m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench——quartusii版本
...
m基于FPGA的cordic算法实现,输出sin和cos波形
...
m基于FPGA的各类存储器纯Verilog实现,包含testbench,包括RAM,SRAM等
...
基于深度学习的QPSK调制解调系统相位检测和补偿算法matlab仿真
...
m基于FPGA的Alamouti编码verilog实现,包含testbench测试文件
...
m基于FPGA的多径信道模拟系统verilog实现,包含testbench,可以配置不同的SNR,频偏,多径增益和多径延迟
...
基于FPGA的8PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
...
m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench——vivado版本
...
m基于FPGA的8FSK调制解调系统verilog实现,包含testbench测试文件
...
m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
...
FPGA FM收音机试听
...
m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量——vivado版本
...
m基于FPGA的交织解交织系统verilog实现,包含testbench——vivado版本
...
m基于FPGA的256点FFT傅里叶变换verilog实现,含testbench,不使用IP核——vivado版本
...
m分别通过matlab和FPGA实现基于高阶循环谱的信号载波调制识别(四阶循环累量)仿真
...
基于FPGA实现的HDMI与摄像头输入视频拼接，效果演示