V
主页
m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件
发布人
源码事宜,关注微信公众号:matworld。基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件
打开封面
下载高清视频
观看高清视频
视频下载器
m基于FPGA的PPM光学脉位调制解调系统verilog实现,包含testbench
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
m无线通信的调制解调过程的matlab仿真,包括ASK,FSK,PSK
m基于插入导频相关峰判决法的基带信号跳频图样识别FPGA实现,包含testbench
m基于FFT傅里叶变换的256QAM基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示程序
m基于FFT傅里叶变换的QPSK基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示程序
基于FPGA的BPSK数字平方环载波同步verilog实现,包含testbench
m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench——vivado版本
m基于FPGA的带相位偏差QPSK调制信号相位估计和补偿算法verilog实现,包含testbench
m基于CCSDS标准的LDPC编码器的FPGA实现,包含testbench,码长1024,码率0.5
m基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的MPPT最大功率跟踪算法verilog实现,包含testbench
m基于FPGA的256QAM调制信号产生模块verilog实现,包含testbench
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
m基于FPGA的MSK调制解调系统verilog开发,并带FPGA误码检测模块和matlab仿真程序
m基于FPGA的OFDM调制解调系统verilog实现,包括IFFT,FFT以及成型滤波器,包含testbench
m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench——quartusii版本
m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小
基于FPGA的2FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
m通信系统中基于相关峰检测的信号定时同步算法的FPGA实现——QuartusII版本
m基于FPGA的4ASK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
m基于FPGA的8ASK调制解调系统verilog实现,包含testbench测试文件
基于FPGA的A律压缩解压缩verilog实现,包含testbench
m基于FPGA的多功能信号发生器verilog实现,包含testbench,可以调整波形类型,幅度,频率,初始相位等
基于FPGA的BPSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m基于FPGA的217卷积编码维特比译码verilog实现,包含testbench不使用IP核
m基于FPGA的8PSK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的8FSK调制解调系统verilog实现,包含testbench测试文件
m基于FPGA的基础OFDM调制解调verilog实现,包括IFFT和FFT,包含testbench——vivado版本
m基于FPGA的1024QAM调制信号产生模块verilog实现,包含testbench
m分别通过matlab和FPGA实现基于高阶循环谱的信号载波调制识别(四阶循环累量)仿真
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
m基于16QAM调制的音频信号同步接收器matlab仿真,包括gardner符号同步,载波同步以及CMA均衡
基于FPGA的2ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
m低信噪比下GPS信号的捕获算法研究,分别使用matlab和FPGA对算法进行仿真和硬件实现
m基于FPGA的cordic算法实现,输出sin和cos波形
m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——Vivado版本
m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本