【Vitis HLS】 三层嵌套循环通过 m_axi 接口读取DDR 的迭代次数细粒度控制实验 (1) 问题描述
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
【Vitis HLS】 三层嵌套循环通过 m_axi 接口读取DDR 的迭代次数细粒度控制实验 （2）解决方案
...
基于 Vitis HLS 的单个乘法 DSP 映射研究
...
Xilinx Vitis HLS学习笔记(1) 嵌套循环 Pipeline
...
【课程出售介绍】基于HLS的通用型CNN加速器设计与实现
...
『手把手教你用Verilog在FPGA上实现CNN』【1】课程介绍
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】1-原码、补码和反码讲解
...
【学习笔记】基于 FPGA 的 Vision Transformer 高性能推理加速器
...
【开发软件】Vivado IP核封装简明教程
...
ZYNQ PS 读取 TF 卡 BIN 文件中的浮点数 (3)上板结果演示
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】3-Booth算法与Booth2算法讲解以及RTL设计
...
Xilinx FPGA 低功耗技术(部分)简单介绍
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(8)硬件加速器顶层模块设计
...
『课程试听』卷积神经网络硬件加速器架构分类
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】（1）滑窗模块设计与仿真
...
超好的RISC-V和FPGA学习课程来了！《RVfpga：Understanding Computer Architecture》
...
Xilinx VITIS IDE基本开发流程教学
...
手把手教你用Verilog在FPGA上实现CNN（2）卷积层设计
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(2)整体设计思路
...
基于 Zynq7020 的MNIST数据集手写数字识别 + 简单CV算法
...
Xilinx FINN (1) FINN 开源项目介绍
...
Tiny-GPU github 开源项目的手把手教学仿真操作 （之前录制的存货，无后续视频，已终止该项目的学习）
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】5-部分积压缩、Wallace树及RTL设计
...
『手把手教你用Verilog在FPGA上实现CNN』【2】卷积层设计（续）
...
手把手带你快速入门PYNQ-Z2（1）启动板卡
...
『科研分享』想了解 FPGA 领域科研方向？快来看这个视频！
...
【3】softmax函数层 verilog实现『手把手教你用Verilog在FPGA上实现CNN』系列视频
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】（5）池化模块设计思路
...
『AI时代的芯片架构创新』论坛 — 平头哥首席科学家-谢源
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】2-二进制乘法器原理
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(7)全连接模块设计与代码讲解
...
轻松入门APB协议
...
RVfpga：深入理解RISCV体系结构（1）Vivado项目创建
...
手把手带你快速入门PYNQ-Z2（2） DMA使用教学
...
基于『SNN』的手写数字识别硬件加速器设计 (主要讲解原理)
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】4-部分积生成模块RTL设计
...
【5】全连接层 verilog实现『手把手教你用Verilog在FPGA上实现CNN』系列视频
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(3)卷积模块讲解
...
『Transformer学习笔记』Decoder 组成与Transformer实现代码解析
...
『Xilinx FINN 开源项目』 (3) BNN 硬件加速器在 PYNQ-Z2/正点原子领航者7020 上的部署流程演示
...
『Transformer学习笔记』Encoder 组成与实现代码解析