【Vitis HLS】 三层嵌套循环通过 m_axi 接口读取DDR 的迭代次数细粒度控制实验 （2）解决方案
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
【Vitis HLS】 三层嵌套循环通过 m_axi 接口读取DDR 的迭代次数细粒度控制实验 (1) 问题描述
...
基于 Vitis HLS 的单个乘法 DSP 映射研究
...
Xilinx Vitis HLS学习笔记(1) 嵌套循环 Pipeline
...
089自定义AXI_DMA读写DDR MIG IP核的使用方法
...
Xilinx FINN (1) FINN 开源项目介绍
...
【课程出售介绍】基于HLS的通用型CNN加速器设计与实现
...
Xilinx VITIS IDE基本开发流程教学
...
超好的RISC-V和FPGA学习课程来了！《RVfpga：Understanding Computer Architecture》
...
ZYNQ PS 读取 TF 卡 BIN 文件中的浮点数 (3)上板结果演示
...
手把手教你用Verilog在FPGA上实现CNN（2）卷积层设计
...
『课程试听』卷积神经网络硬件加速器架构分类
...
Xilinx FPGA 低功耗技术(部分)简单介绍
...
【学习笔记】基于 FPGA 的 Vision Transformer 高性能推理加速器
...
【开发软件】Vivado IP核封装简明教程
...
FPGA DDR3测试功能及速率（APP接口——下）
...
用 C++ 实现基于 YoloV5 卷积神经网络的目标检测
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】（1）滑窗模块设计与仿真
...
『Xilinx FINN 开源项目』 (3) BNN 硬件加速器在 PYNQ-Z2/正点原子领航者7020 上的部署流程演示
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】1-原码、补码和反码讲解
...
『手把手教你用Verilog在FPGA上实现CNN』【2】卷积层设计（续）
...
『Xilinx FINN 系列』 (2) FINN开源项目 end2end example-BNN 硬件加速器的生成 Flow 演示（全流程，超详细）
...
『AI时代的芯片架构创新』论坛 — 平头哥首席科学家-谢源
...
紫光集团售前解决方案大佬的实战提升心得！！
...
DefGuard：企业级开源方案，赋能WireGuard的可视化部署
...
【开源项目分享】FINN Framework: From DNN to FPGA Deployment
...
『手把手教你用Verilog在FPGA上实现CNN』【1】课程介绍
...
大模型极限压缩方法的探索与创新(转载，侵删)
...
手把手带你快速入门PYNQ-Z2（2） DMA使用教学
...
分布式事务解决方案-Seata：实战应用+配置+各种模式+源码分析
...
【5】全连接层 verilog实现『手把手教你用Verilog在FPGA上实现CNN』系列视频
...
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】3-Booth算法与Booth2算法讲解以及RTL设计
...
Vision Transformer 预测推理时的网络结构和代码简要分析
...
『Transformer学习笔记』数据集准备以及对模型进行训练和测试
...
基于 Zynq7020 的MNIST数据集手写数字识别 + 简单CV算法
...
基于『SNN』的手写数字识别硬件加速器设计 (主要讲解原理)
...
垂直领域大模型解决方案：煤矿安全大模型基于免费的glm-4-flash
...
【代码管理】用 VSCode 查看 Git仓库两个分支代码的不同之处
...
Sunshine-Moonlight-皎月连远程串流方案
...
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(7)全连接模块设计与代码讲解
...
两万多颗star的excel操作工具库excelize，go语音操作Excel解决方案