京东 11.11 红包
m基于FFT傅里叶变换的256QAM基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示程序
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
m基于深度学习的64QAM调制解调系统频偏估计和补偿算法matlab仿真
...
m基于FPGA的带相位偏差16QAM调制信号相位估计和补偿算法verilog实现,包含testbench
...
m基于FFT傅里叶变换的QPSK基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示程序
...
m基于FFT傅里叶变换的64QAM基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示程序
...
m基于UW导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench
...
m基于FPGA的256QAM调制信号产生模块verilog实现,包含testbench
...
m基于FFT傅里叶变换的16QAM基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示程序
...
m基于导频PN序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench
...
m基于FPGA的带相位偏差64QAM调制信号相位估计和补偿算法verilog实现,包含testbench
...
m基于插入导频相关峰判决法的基带信号跳频图样识别FPGA实现,包含testbench
...
m基于FPGA的Hamming汉明编译码verilog实现,包含testbench测试文件,不使用IP核
...
m基于FPGA的多功能信号发生器verilog实现,包含testbench,可以调整波形类型,幅度,频率,初始相位等
...
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
...
m基于FPGA的MPPT最大功率跟踪算法verilog实现,包含testbench
...
m基于FPGA的1024QAM调制信号产生模块verilog实现,包含testbench
...
基于FPGA的2FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
...
m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
...
基于FPGA的8PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
...
基于FPGA的16QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
...
半小时带你了解傅里叶变换数学推导及其应用
...
m基于FPGA的高斯白噪声信道模拟系统verilog实现,包含testbench,可以配置不同的SNR和频偏
...
m基于FPGA的4ASK调制解调系统verilog实现,包含testbench测试文件
...
基于FPGA的64QAM基带通信系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
...
基于FPGA的BPSK数字平方环载波同步verilog实现,包含testbench
...
m基于FPGA的FIR低通滤波器实现和FPGA频谱分析,包含testbench和滤波器系数MATLAB计算程序
...
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
...
m基于DVB-T的COFDM+16QAM+LDPC编解码通信链路matlab性能仿真,包括小数倍及整数倍载波同步,粗及细定时同步,信道估计
...
基于FPGA的QPSK调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
...
m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench——vivado版本
...
m基于simulink的16QAM和2DPSK通信链路仿真,并通过matlab调用simulink模型得到误码率曲线
...
m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件
...
m基于FPGA的OFDM系统verilog实现,包括IFFT,FFT,成型滤波以及加CP去CP,包含testbench
...
m基于深度学习的16QAM调制解调系统频偏估计和补偿算法matlab仿真
...
m基于FPGA的8PSK调制解调系统verilog实现,包含testbench测试文件
...
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
...
m基于FPGA的gardner环定时同步实现,含testbench测试程序
...
m基于FPGA的8点DCT变换verilog实现,包含testbench,并对比matlab的计算结果——QuartusII版本
...
m基于FPGA的8点DCT变换verilog实现,包含testbench,并对比matlab的计算结果——Vivado版本
...
m基于FPGA的16QAM软解调verilog实现,含testbench——quartusii版本
...
m基于深度学习的32QAM调制解调系统频偏估计和补偿算法matlab仿真