京东 11.11 红包
m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
m基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件
...
m基于FPGA的Hamming汉明编译码verilog实现,包含testbench测试文件,不使用IP核
...
m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件
...
m基于FPGA的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件
...
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
...
m基于FPGA的4ASK调制解调系统verilog实现,包含testbench测试文件
...
m基于FPGA的8PSK调制解调系统verilog实现,包含testbench测试文件
...
m基于FPGA的PPM光学脉位调制解调系统verilog实现,包含testbench
...
m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
...
基于FPGA的BPSK数字平方环载波同步verilog实现,包含testbench
...
基于FPGA的MSK调制解调系统verilog开发,包含testbench,同步模块,高斯信道模拟模块,误码率统计模块
...
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
...
m基于FPGA的OFDM调制解调系统verilog实现,包括IFFT,FFT以及成型滤波器,包含testbench
...
m基于FPGA的8ASK调制解调系统verilog实现,包含testbench测试文件
...
m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
...
m基于FPGA的217卷积编码维特比译码verilog实现,包含testbench不使用IP核
...
m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
...
m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench——quartusii版本
...
m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步——quartusii版本
...
m基于FPGA的多通道FIR滤波器verilog实现,包含testbench测试文件
...
m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench——vivado版本
...
m基于FPGA的8FSK调制解调系统verilog实现,包含testbench测试文件
...
m基于FPGA的带相位偏差16QAM调制信号相位估计和补偿算法verilog实现,包含testbench
...
m基于FPGA的QPSK软解调verilog实现,含testbench和MATLAB辅助验证程序——quartusii版本
...
m基于FPGA的256点FFT傅里叶变换verilog实现,含testbench,不使用IP核——vivado版本
...
基于FPGA的4ASK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
...
【硬件测试】基于FPGA的2ASK调制解调系统开发与硬件片内测试,包含信道模块,误码统计模块,可设置SNR
...
m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——vivado版本
...
基于FPGA的16QAM调制+软解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
...
m基于FPGA的各类存储器纯Verilog实现,包含testbench,包括RAM,SRAM等
...
m基于FPGA的基础OFDM调制解调verilog实现,包括IFFT和FFT,包含testbench——vivado版本
...
基于FPGA的4FSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
...
m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步——QuartusII版本
...
基于FPGA的16PSK调制解调系统,包含testbench,高斯信道模块,误码率统计模块,可以设置不同SNR
...
m基于FPGA的桶形移位寄存器verilog实现,包含testbench——vivado版本
...
m基于FPGA的多径信道模拟系统verilog实现,包含testbench,可以配置不同的SNR,频偏,多径增益和多径延迟
...
m基于FPGA的电子钟verilog实现,可设置闹钟,包含testbench测试文件
...
m基于FPGA的带相位偏差64QAM调制信号相位估计和补偿算法verilog实现,包含testbench
...
m基于FPGA的OFDM系统verilog实现,包括IFFT,FFT,成型滤波以及加CP去CP,包含testbench
...
m基于CCSDS标准的LDPC编码器的FPGA实现,包含testbench,码长1024,码率0.5