V
主页
SDK篇_51~54_ZYNQ双核AMP通信
发布人
正点原子ZYNQ ZYNQ双核AMP通信
打开封面
下载高清视频
观看高清视频
视频下载器
SDK篇_50~52_基于BRAM的PS和PL数据交互(BRAM Controller)
Linux篇_18~26_U-Boot及ZYNQ启动流程【ZYNQ】+【UBoot】+【FSBL】
第13-15讲 约束时钟clock、输入延迟input_delay、输出延迟output_delay
Linux篇_14~17_Linux应用程序开发【ZYNQ】+【Linux】+【Vivado】+【FPGA】
SDK篇_36~39_ZYNQ定时器中断(Vivado)
SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】
SDK篇_65~66_AXI4总线读写DDR【ZYNQ】+【FPGA】+【DDR】
第19-21讲 Vivado时序约束分析、资源消耗与扇出分析
SDK篇_63~64_自定义IP核-AXI接口【FPGA】+【Vivado】+【自定义IP】
第1~2讲:ZYNQ简介
FPGA数字信号处理(3)AM调制解调、DSB调制解调【FPGA】【Vivado】【通信原理】【数字信号处理】【matlab】【FPGA探索者】
SDK篇_31~35_UART串口中断-UART控制器简介与编程
Linux篇_27~38_U-Boot编译、加载、SD卡、QSPI、网络、串口
SDK篇_28~30_ZYNQ程序固化(Boot)
SDK篇_19~23_Vivado中 AXI GPIO IP核简介与使用
SDK篇_24~27_FPGA自定义IP核-呼吸灯实验(Vivado)
SDK篇_4~18_ZYNQ系列FPGA的GPIO(MIO和EMIO输入输出、中断)
米联客ZYNQ教程S02_CH06_XADC测量电压温度【ZYNQ】【FPGA】【XADC】【Vivado】【SDK】
SDK篇_67~71_ZYNQ中AXI DMA简介与使用【ZYNQ】+【DMA】+【Vivado】
第12讲 Vivado时序分析XDC
Linux篇_3~11_PetaLinux安装与使用、Ubuntu与Windows之间文件互传【petalinux】+【ZYNQ】+【FPGA】+【Vivad】
米联客ZYNQ教程S02_CH07~09_中断处理【PL中断】【定时器中断】【UART串口中断】【Vivado】【SDK】【FPGA】
米联客ZYNQ教程S02_CH01~03_SDK初探、MIO测试、EMIO测试【ZYNQ】【FPGA】【Vivado】
第10讲 Vivado的IO端口和时钟的物理约束、设计技巧
米联客ZYNQ教程S02_CH14~15_OLED显示屏驱动【AXI_Lite总线自定义IP核】【EMIO驱动】【SPI总线】
工具篇_Vivado软件的硬件调试与仿真(ILA集成逻辑分析仪、Simulator使用)
第14~19讲_ZYNQ输入输出实验_LED闪烁、按键控制、蜂鸣器、呼吸灯
FPGA数字信号处理(2)——Vivado查表法实现DDS信号发生器【FPGA】+【DDS信号发生器】+【查表法】+【FPGA探索者】
米联客ZYNQ教程S03_CH01~05_AXI DMA IP核使用【自环】[PS和PL交互】【OV5640摄像头】【HDMI显示】【Vivado】【7035】
SDK篇_1~3_ZYNQ 输出 HELLO WORLD 实验
FPGA数字信号处理(4)FIR滤波器设计【Matlab】【FPGA】【数字信号处理】【FIR数字滤波器】【FPGA流水线】【数字通信】【FPGA探索者】
第16-18讲 约束虚拟时钟、多周期路径和伪路径
时钟IP核(MMCM PLL)、RAM 和 FIFO 实验
Liunx篇_01_本期视频概要【petalinux】+【ZYNQ】
第8讲 掌握Vivado常用的Tcl命令
第3讲 Vivado仿真
米联客ZYNQ教程S01_CH01~03_VIVADO安装、JTAG使用【Vivado】【ZYNQ】【FPGA】
Xilinx UltraFast设计方法学(时序约束、RTL、时钟组、IP管理、时序收敛、功耗优化)
FPGA使用IIC总线操作EEPROM读写教程
矿板Zynq篇② - 为EBAZ4205制作拓展板