V
主页
Linux篇_18~26_U-Boot及ZYNQ启动流程【ZYNQ】+【UBoot】+【FSBL】
发布人
正点原子ZYNQ U-Boot及ZYNQ启动流程【ZYNQ】+【UBoot】+【FSBL】
打开封面
下载高清视频
观看高清视频
视频下载器
Linux篇_27~38_U-Boot编译、加载、SD卡、QSPI、网络、串口
Linux篇_3~11_PetaLinux安装与使用、Ubuntu与Windows之间文件互传【petalinux】+【ZYNQ】+【FPGA】+【Vivad】
SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】
SDK篇_67~71_ZYNQ中AXI DMA简介与使用【ZYNQ】+【DMA】+【Vivado】
SDK篇_50~52_基于BRAM的PS和PL数据交互(BRAM Controller)
SDK篇_31~35_UART串口中断-UART控制器简介与编程
SDK篇_4~18_ZYNQ系列FPGA的GPIO(MIO和EMIO输入输出、中断)
SDK篇_24~27_FPGA自定义IP核-呼吸灯实验(Vivado)
Xilinx FPGA基于Aurora_8b10b回环测试(一)—8b10b介绍
第3讲 Vivado仿真
SDK篇_36~39_ZYNQ定时器中断(Vivado)
08 Vivado上搭建ZYNQ图像处理平台1
米联客ZYNQ教程S02_CH07~09_中断处理【PL中断】【定时器中断】【UART串口中断】【Vivado】【SDK】【FPGA】
米联客ZYNQ教程S02_CH06_XADC测量电压温度【ZYNQ】【FPGA】【XADC】【Vivado】【SDK】
SDK篇_63~64_自定义IP核-AXI接口【FPGA】+【Vivado】+【自定义IP】
米联客ZYNQ教程S01_CH01~03_VIVADO安装、JTAG使用【Vivado】【ZYNQ】【FPGA】
SDK篇_19~23_Vivado中 AXI GPIO IP核简介与使用
7月9日
09 Vivado上搭建ZYNQ图像处理平台2
最新版FPGA教程 | 手把手教你安装Vivado2024.1!
用于在ARM上运行x86_64二进制文件的FEX 2407模拟器现已支持AVX/AVX2 2024.7.5
11 ZYNQ图像处理平台上板测试与Vitis开发
米联客ZYNQ教程S02_CH14~15_OLED显示屏驱动【AXI_Lite总线自定义IP核】【EMIO驱动】【SPI总线】
第13-15讲 约束时钟clock、输入延迟input_delay、输出延迟output_delay
第12讲 Vivado时序分析XDC
为什么全网都在劝你学Java、Python,而不是C++?知道真相的我眼泪掉下来
AXU15EGBAXU9EGB
米联客ZYNQ教程S02_CH10_AXI_Lite自定义IP核【自定义LED核】【AXI_Lite】【PWM核】
FPGA + AI 高端 Z19 开发板
“一生一芯”计划——大规模公益性芯片及系统人才培养[解壁伟]
第8讲 掌握Vivado常用的Tcl命令
米联客ZYNQ教程S02_CH01~03_SDK初探、MIO测试、EMIO测试【ZYNQ】【FPGA】【Vivado】
时钟IP核(MMCM PLL)、RAM 和 FIFO 实验
Xilinx FPGA基于Aurora_8b10b回环测试(二)—GTP配置
FPGA数字信号处理(2)——Vivado查表法实现DDS信号发生器【FPGA】+【DDS信号发生器】+【查表法】+【FPGA探索者】
10 Vivado上搭建ZYNQ图像处理平台3
FPGA数字信号处理(4)FIR滤波器设计【Matlab】【FPGA】【数字信号处理】【FIR数字滤波器】【FPGA流水线】【数字通信】【FPGA探索者】
FreeRTOS 和 Linux 学习路线
AX7Z035B/AX7Z100B开发板
第9讲 Xilinx Vivado编程与调试(集成逻辑分析仪ILA使用)