V
主页
第1~2讲:ZYNQ简介
发布人
正点原子领航者ZYNQ Xilinx ZYNQ 系列 FPGA 简介
打开封面
下载高清视频
观看高清视频
视频下载器
SDK篇_28~30_ZYNQ程序固化(Boot)
第43~49讲_HDMI简介与ZYNQ实践
第13-15讲 约束时钟clock、输入延迟input_delay、输出延迟output_delay
SDK篇_58~62_AXI接口简介【Xilinx】+【Vivado】+【AXI4总线】+【FPGA】
SDK篇_63~64_自定义IP核-AXI接口【FPGA】+【Vivado】+【自定义IP】
SDK篇_65~66_AXI4总线读写DDR【ZYNQ】+【FPGA】+【DDR】
Linux篇_18~26_U-Boot及ZYNQ启动流程【ZYNQ】+【UBoot】+【FSBL】
FPGA数字信号处理——Vivado DDS信号发生器(1)【FPGA】+【DDS】+【Vivado】+【FPGA探索者】
SDK篇_31~35_UART串口中断-UART控制器简介与编程
Linux篇_3~11_PetaLinux安装与使用、Ubuntu与Windows之间文件互传【petalinux】+【ZYNQ】+【FPGA】+【Vivad】
zynq基础知识
时钟IP核(MMCM PLL)、RAM 和 FIFO 实验
FPGA数字信号处理(3)AM调制解调、DSB调制解调【FPGA】【Vivado】【通信原理】【数字信号处理】【matlab】【FPGA探索者】
Linux篇_14~17_Linux应用程序开发【ZYNQ】+【Linux】+【Vivado】+【FPGA】
SDK篇_36~39_ZYNQ定时器中断(Vivado)
SDK篇_4~18_ZYNQ系列FPGA的GPIO(MIO和EMIO输入输出、中断)
SDK篇_19~23_Vivado中 AXI GPIO IP核简介与使用
米联客ZYNQ教程S02_CH10_AXI_Lite自定义IP核【自定义LED核】【AXI_Lite】【PWM核】
SDK篇_45~49_SD卡读写TXT文本实验(SD卡简介)
第14~19讲_ZYNQ输入输出实验_LED闪烁、按键控制、蜂鸣器、呼吸灯
米联客ZYNQ教程S03_CH01~05_AXI DMA IP核使用【自环】[PS和PL交互】【OV5640摄像头】【HDMI显示】【Vivado】【7035】
SDK篇_51~54_ZYNQ双核AMP通信
第12讲 Vivado时序分析XDC
Verilog语法篇_Verilog简介、程序框架、高级知识点与状态机
Linux篇_27~38_U-Boot编译、加载、SD卡、QSPI、网络、串口
SDK篇_41~42_PS XADC接口
米联客ZYNQ教程S02_CH06_XADC测量电压温度【ZYNQ】【FPGA】【XADC】【Vivado】【SDK】
Quartus中基础IP核的使用讲解【PLL】【ROM】【RAM】【FIFO】【FPGA】
FPGA数字频率计实验(频率测量原理与编程实践)
米联客ZYNQ教程S01_CH01~03_VIVADO安装、JTAG使用【Vivado】【ZYNQ】【FPGA】
第19-21讲 Vivado时序约束分析、资源消耗与扇出分析
米联客ZYNQ教程S02_CH01~03_SDK初探、MIO测试、EMIO测试【ZYNQ】【FPGA】【Vivado】
FPGA使用IIC总线操作EEPROM读写教程
Xilinx FPGA数字信号处理_何宾老师
PL端25~27:Vivado 中 FIFO IP 核使用与设计
Verilog的关键问题解惑【FPGA】【数字电路】【Verilog】【模块化设计】【状态机】【锁存器】【阻塞赋值】【代码风格】
Quartus软件使用讲解、SignalTap使用讲解【小白入门】【FPGA】【Verilog】【电子设计】
数字逻辑综合实践中文讲解【启芯】【数字IC】【DC综合工具】【VIM】
第16-18讲 约束虚拟时钟、多周期路径和伪路径
第10讲 Vivado的IO端口和时钟的物理约束、设计技巧