V
主页
5. VHDL - 全加器(层次输入设计)
发布人
1. 全加器的顶层设计 2. 元件的调用 声明语句 (对元件进行声明) 例化语句 (对元件进行调用) 并发描述语句,结构描述 3. 全加器的程序设计 顶层、底层 RTL –Viewer
打开封面
下载高清视频
观看高清视频
视频下载器
19. VHDL - 数字钟(顶层设计仿真)
14. VHDL - 分频器(多进程、Integer使用)
15. VHDL - 有限状态机
17. VHDL - 数字钟(BCD60计数器)
13. VHDL - 计数器(IF嵌套、BUFFER使用)
19.车身零件Catia设计-参数化简例_前围板
17.车身零件Catia设计-一般建模思路简介
电路的入门,从应用程序到模拟电路的层次脉络
为什么你的视频很平很无趣? | 教你增加画面的戏剧性
1. VHDL - 半加器设计
12. VHDL - m序列发生器
4. VHDL - N位4选1选择器(参数化设计)
10. VHDL - 串行移位寄存器(LOOP语句)
Verilog 仿真问题:打拍失败
【关于遗传算法求最优解】
7. 逻辑代数-最小项最大项2.6习题
16.车身零件Catia设计-强力拷贝减少工作量
8. VHDL - 异步复位同步置位功能描述
2. VHDL- 24译码器
16. VHDL - 流水灯控制
【铝板标注排序】
6. VHDL- N位加法器(生成语句)
7. VHDL - D触发器(PROCESS语句)
18.车身零件Catia设计-车身件逆向参数化过程简介
11. 逻辑代数-卡诺图化简2.12习题
【乱序曲线该如何分组】
9. Quartus原理图设计 - 序列检测器
6. Quartus原理图设计 -串行移位寄存器
【不规则平面板子开孔问题】
3. VHDL - 83优先编码器
4. Quartus原理图设计 - 开发板下载验证
5.Quartus操作 - 开发板演示
7. Quartus原理图设计 - 选择器+D触发器
12. 逻辑代数-无关项化简2.13习题
9. VHDL - 时序电路结构描述
8. Quartus原理图设计 - 模5分频器
3. Quartus原理图设计 - 硬件开发板使用
1. Quartus基本操作 - 原理图设计
全国54所考研专业课为《模电+数电》的学校,up一口气带你过完!
【数字电路】25考研强化课程 || 清华阳哥主讲 || 数制编码、组合逻辑、时序逻辑、触发器、寄存器、数字电路的分析与设计方法