V
主页
8. VHDL - 异步复位同步置位功能描述
发布人
1. 时序电路中的描述方法 同步信号 异步信号 2. IF语句的语法 顺序描述语句 三种常用形式 3. 异步复位同步置位的DFF描述 异步、同步的正确描述 同步信号和异步信号的仿真验证
打开封面
下载高清视频
观看高清视频
视频下载器
10. VHDL - 串行移位寄存器(LOOP语句)
15. VHDL - 有限状态机
9. VHDL - 时序电路结构描述
2. VHDL- 24译码器
11. VHDL - 循环移位寄存器(CASE语句)
1. VHDL - 半加器设计
8. Quartus原理图设计 - 模5分频器
14. VHDL - 分频器(多进程、Integer使用)
12. VHDL - m序列发生器
5. VHDL - 全加器(层次输入设计)
3. VHDL - 83优先编码器
16. VHDL - 流水灯控制
17. VHDL - 数字钟(BCD60计数器)
13. VHDL - 计数器(IF嵌套、BUFFER使用)
4. VHDL - N位4选1选择器(参数化设计)
18. VHDL - 数字钟(BCD24计数器)
19. VHDL - 数字钟(顶层设计仿真)
7. VHDL - D触发器(PROCESS语句)
6. Quartus原理图设计 -串行移位寄存器
7. Quartus原理图设计 - 选择器+D触发器
6. VHDL- N位加法器(生成语句)
3. Quartus原理图设计 - 硬件开发板使用
Quartus基本操作1(无语音)
11. 逻辑代数-卡诺图化简2.12习题
5.Quartus操作 - 开发板演示
10. 逻辑代数-卡诺图化简2.11习题
9. 逻辑代数-卡诺图2.10习题
8. 逻辑代数-积之和和之积2.8习题
1. Quartus基本操作 - 原理图设计
9. Quartus原理图设计 - 序列检测器
7. 逻辑代数-最小项最大项2.6习题
18.组合逻辑-译码器扩展4.7习题
16. 组合逻辑-卡诺图降维4.4习题
2. Quartus原理图设计 - 4选1选择器仿真
17. 组合逻辑-卡诺图降维4.5习题
12. 逻辑代数-无关项化简2.13习题
10. Quartus原理图设计 - 序列信号发生器
4. Quartus原理图设计 - 开发板下载验证
迷你世界也有烦人的村民?3.0
Promise 如何一次进行多个异步请求