10. VHDL - 串行移位寄存器(LOOP语句)
发布人
打开封面 下载高清视频 观看高清视频 视频下载器
...
19. VHDL - 数字钟（顶层设计仿真）
...
13. VHDL - 计数器（IF嵌套、BUFFER使用）
...
14. VHDL - 分频器（多进程、Integer使用）
...
15. VHDL - 有限状态机
...
11. VHDL - 循环移位寄存器（CASE语句）
...
17. VHDL - 数字钟（BCD60计数器）
...
2. VHDL- 24译码器
...
1. VHDL - 半加器设计
...
9. VHDL - 时序电路结构描述
...
8. VHDL - 异步复位同步置位功能描述
...
5. VHDL - 全加器（层次输入设计）
...
16. VHDL - 流水灯控制
...
12. VHDL - m序列发生器
...
6. Quartus原理图设计 -串行移位寄存器
...
4. VHDL - N位4选1选择器（参数化设计）
...
1. Quartus基本操作 - 原理图设计
...
9. 逻辑代数-卡诺图2.10习题
...
6. VHDL- N位加法器（生成语句）
...
11. 逻辑代数-卡诺图化简2.12习题
...
7. VHDL - D触发器（PROCESS语句）
...
3. VHDL - 83优先编码器
...
《数字电子技术基础》阎石第六版课后习题精讲-数电考研必看好课//邮学考研数电名师辅导团队制作分享
...
4. Quartus原理图设计 - 开发板下载验证
...
5.Quartus操作 - 开发板演示
...
2. Quartus原理图设计 - 4选1选择器仿真
...
18. VHDL - 数字钟（BCD24计数器）
...
10. Quartus原理图设计 - 序列信号发生器
...
18.组合逻辑-译码器扩展4.7习题
...
7. Quartus原理图设计 - 选择器+D触发器
...
10. 逻辑代数-卡诺图化简2.11习题
...
16. 组合逻辑-卡诺图降维4.4习题
...
17. 组合逻辑-卡诺图降维4.5习题
...
8. Quartus原理图设计 - 模5分频器
...
9. Quartus原理图设计 - 序列检测器
...
8. 逻辑代数-积之和和之积2.8习题
...
BreZ - Bouncin' (Loopstation version)
...
3. 数制与码制习题-有符号二进制计算和溢出判断
...
7. 逻辑代数-最小项最大项2.6习题
...
4. 逻辑代数-真值表证明2.1习题
...
14. 逻辑代数-函数变换2.15习题