V
主页
3. VHDL - 83优先编码器
发布人
1. 介绍并发描述语句:条件信号代入、选择信号代入 的区别 2. 8-3优先编码器设计过程 3. 查看和分析 RTL – Viewer 4. 波形仿真 矢量的拆分和合并 对激励信号合理赋值
打开封面
下载高清视频
观看高清视频
视频下载器
5. VHDL - 全加器(层次输入设计)
14. VHDL - 分频器(多进程、Integer使用)
4. VHDL - N位4选1选择器(参数化设计)
15. VHDL - 有限状态机
1. VHDL - 半加器设计
10. VHDL - 串行移位寄存器(LOOP语句)
19. VHDL - 数字钟(顶层设计仿真)
16. VHDL - 流水灯控制
2. VHDL- 24译码器
17. VHDL - 数字钟(BCD60计数器)
13. VHDL - 计数器(IF嵌套、BUFFER使用)
7. VHDL - D触发器(PROCESS语句)
12. VHDL - m序列发生器
11. 逻辑代数-卡诺图化简2.12习题
12. 逻辑代数-无关项化简2.13习题
18. VHDL - 数字钟(BCD24计数器)
7. 逻辑代数-最小项最大项2.6习题
8. VHDL - 异步复位同步置位功能描述
【最新最全】24杭州电子科技大学844数字电路真题讲解逐题精讲 | 通信电子考研
【数电】数字电子技术基础 清华大学_王红主讲——第六版
1. Quartus基本操作 - 原理图设计
4. Quartus原理图设计 - 开发板下载验证
Verilog 仿真问题:打拍失败
《数字电子技术基础》阎石第六版课后习题精讲-数电考研必看好课//邮学考研数电名师辅导团队制作分享
6. VHDL- N位加法器(生成语句)
10. 逻辑代数-卡诺图化简2.11习题
9. 逻辑代数-卡诺图2.10习题
4. 逻辑代数-真值表证明2.1习题
9. VHDL - 时序电路结构描述
16. 组合逻辑-卡诺图降维4.4习题
Quartus基本操作1(无语音)
2. Quartus原理图设计 - 4选1选择器仿真
5.Quartus操作 - 开发板演示
7. Quartus原理图设计 - 选择器+D触发器
13. 逻辑代数-函数变换2.14习题
8. Quartus原理图设计 - 模5分频器
18.组合逻辑-译码器扩展4.7习题
6. Quartus原理图设计 -串行移位寄存器
11. VHDL - 循环移位寄存器(CASE语句)
17. 组合逻辑-卡诺图降维4.5习题