V
主页
7. VHDL - D触发器(PROCESS语句)
发布人
1. PROCESS 进程语句的使用 2. D触发器的描述 DFF的动作特点 DFF的描述 并发信号代入语句 <= 在进程中的特殊性 理解DFF的描述如何完成信号的锁存 多个DFF的描述 RTL-VIEWER DFF仿真验证
打开封面
下载高清视频
观看高清视频
视频下载器
4. VHDL - N位4选1选择器(参数化设计)
19. VHDL - 数字钟(顶层设计仿真)
13. VHDL - 计数器(IF嵌套、BUFFER使用)
15. VHDL - 有限状态机
14. VHDL - 分频器(多进程、Integer使用)
10. VHDL - 串行移位寄存器(LOOP语句)
5. VHDL - 全加器(层次输入设计)
7. Quartus原理图设计 - 选择器+D触发器
16. VHDL - 流水灯控制
1. VHDL - 半加器设计
17. VHDL - 数字钟(BCD60计数器)
8. VHDL - 异步复位同步置位功能描述
9. VHDL - 时序电路结构描述
3. VHDL - 83优先编码器
Verilog 仿真问题:打拍失败
11. VHDL - 循环移位寄存器(CASE语句)
12. VHDL - m序列发生器
6. VHDL- N位加法器(生成语句)
2. VHDL- 24译码器
6. Quartus原理图设计 -串行移位寄存器
7. 逻辑代数-最小项最大项2.6习题
8. Quartus原理图设计 - 模5分频器
18. VHDL - 数字钟(BCD24计数器)
《数字电子技术基础》阎石第六版课后习题精讲-数电考研必看好课//邮学考研数电名师辅导团队制作分享
4. Quartus原理图设计 - 开发板下载验证
9. Quartus原理图设计 - 序列检测器
1. Quartus基本操作 - 原理图设计
【数字电路】25考研强化课程 || 清华阳哥主讲 || 数制编码、组合逻辑、时序逻辑、触发器、寄存器、数字电路的分析与设计方法
5.Quartus操作 - 开发板演示
16. 组合逻辑-卡诺图降维4.4习题
11. 逻辑代数-卡诺图化简2.12习题
Quartus基本操作1(无语音)
这恐怖这恐怖的触发器
4. 逻辑代数-真值表证明2.1习题
18.组合逻辑-译码器扩展4.7习题
2. Quartus原理图设计 - 4选1选择器仿真
【数电】数字电子技术基础 清华大学_王红主讲——第六版
《触发器很好玩 下次别玩了》
10. 逻辑代数-卡诺图化简2.11习题
3. Quartus原理图设计 - 硬件开发板使用