V
主页
6. VHDL- N位加法器(生成语句)
发布人
1. N位二进制加法器的顶层结构设计 2. 语法 生成语句(Generate) 声明例化语句(Component、Port map) 参数化设计(Generic) 3. N位二进制加法器的程序设计 参数化N的使用 如何例化N个全加器 编译、RTL、仿真
打开封面
下载高清视频
观看高清视频
视频下载器
5. VHDL - 全加器(层次输入设计)
15. VHDL - 有限状态机
16. VHDL - 流水灯控制
10. VHDL - 串行移位寄存器(LOOP语句)
12. VHDL - m序列发生器
14. VHDL - 分频器(多进程、Integer使用)
2. VHDL- 24译码器
13. VHDL - 计数器(IF嵌套、BUFFER使用)
4. VHDL - N位4选1选择器(参数化设计)
1. VHDL - 半加器设计
8. VHDL - 异步复位同步置位功能描述
7. VHDL - D触发器(PROCESS语句)
3. VHDL - 83优先编码器
19. VHDL - 数字钟(顶层设计仿真)
17. VHDL - 数字钟(BCD60计数器)
11. 逻辑代数-卡诺图化简2.12习题
9. VHDL - 时序电路结构描述
9. Quartus原理图设计 - 序列检测器
7. 逻辑代数-最小项最大项2.6习题
11. VHDL - 循环移位寄存器(CASE语句)
7. Quartus原理图设计 - 选择器+D触发器
10. 逻辑代数-卡诺图化简2.11习题
4. Quartus原理图设计 - 开发板下载验证
16. 组合逻辑-卡诺图降维4.4习题
电路的入门,从应用程序到模拟电路的层次脉络
1. Quartus基本操作 - 原理图设计
3. Quartus原理图设计 - 硬件开发板使用
【Grasshopper插件复刻】我想多粗就多粗_Human线宽
12. 逻辑代数-无关项化简2.13习题
8. Quartus原理图设计 - 模5分频器
Quartus基本操作1(无语音)
18.组合逻辑-译码器扩展4.7习题
《图灵完备》算术运算篇:逻辑引擎
2. Quartus原理图设计 - 4选1选择器仿真
6. Quartus原理图设计 -串行移位寄存器
18. VHDL - 数字钟(BCD24计数器)
《图灵完备》处理器架构篇:算数引擎
10. Quartus原理图设计 - 序列信号发生器
【关于遗传算法求最优解】
9. 逻辑代数-卡诺图2.10习题