V
主页
【论文阅读分享】ISCAS'23 | 用于边缘应用的 Vision Transformer 加速器—ViTA
发布人
打开封面
下载高清视频
观看高清视频
视频下载器
【ViT量化论文分享】ACM MM'22 实现 Vision Transformer 的准确训练后量化 (转载,字幕仅供参考)
Vision Transformer 预测推理时的网络结构和代码简要分析
【Transformer学习笔记】位置编码 Positional Encoding 代码详细讲解
【Paper Reading】GNN加速器论文阅读分享
DeiT 官方代码简明使用教程 — 在验证集上评估不同版本的 DeiT
『Transformer学习笔记』数据集准备以及对模型进行训练和测试
Xilinx VITIS IDE基本开发流程教学
【学习笔记】基于 FPGA 的 Vision Transformer 高性能推理加速器
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(4)卷积模块设计代码讲解
【课程出售介绍】基于HLS的通用型CNN加速器设计与实现
基于『SNN』的手写数字识别硬件加速器设计 (主要讲解原理)
【Vitis HLS】 三层嵌套循环通过 m_axi 接口读取DDR 的迭代次数细粒度控制实验 (1) 问题描述
『Transformer学习笔记』Encoder 组成与实现代码解析
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(7)全连接模块设计与代码讲解
Xilinx FPGA 低功耗技术(部分)简单介绍
『Transformer学习笔记』Decoder 组成与Transformer实现代码解析
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(5)池化模块设计思路
【开发软件】Vivado IP核封装简明教程
RVfpga:深入理解RISCV体系结构(1)Vivado项目创建
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(2)整体设计思路
『Xilinx FINN 开源项目』 (3) BNN 硬件加速器在 PYNQ-Z2/正点原子领航者7020 上的部署流程演示
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(8)硬件加速器顶层模块设计
Xilinx Vitis HLS学习笔记(1) 嵌套循环 Pipeline
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】1-原码、补码和反码讲解
『简明教程』Swin Transformer 在 ImageNet1K 数据集上训练和预测
手把手教你用Verilog在FPGA上实现CNN(2)卷积层设计
2023 第五届“复微杯”数字赛题一《低精度量化方法研究和电路设计》赛题分析与进度分享
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】7-乘法器功能验证
ZYNQ PS 读取 TF 卡 BIN 文件中的浮点数 (3)上板结果演示
【代码管理】用 VSCode 查看 Git仓库两个分支代码的不同之处
『Transformer学习笔记』注意力机制计算方式和实现代码解析
【 AI芯片讲座分享】人工智能芯片的进展与挑战 —清华集成电路学院尹首一教授主讲
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】2-二进制乘法器原理
『科研分享』想了解 FPGA 领域科研方向?快来看这个视频!
『RVfpgaSoC系列课程』1-课程介绍
【IC设计】【前端到后端全流程】【基于Booth2算法的32位乘法器】4-部分积生成模块RTL设计
『课程试听』卷积神经网络硬件加速器架构分类
【基于PYNQ-Z2的手写数字识别卷积加速器设计】(3)卷积模块讲解
【3】softmax函数层 verilog实现『手把手教你用Verilog在FPGA上实现CNN』系列视频
Tiny-GPU github 开源项目的手把手教学仿真操作 (之前录制的存货,无后续视频,已终止该项目的学习)