V
主页
16. 组合逻辑-卡诺图降维4.4习题
发布人
《数字电路与系统设计》习题 章节:第四章 组合逻辑设计 题号:4-4 内容:选择器实现逻辑函数,卡诺图降维法
打开封面
下载高清视频
观看高清视频
视频下载器
17. 组合逻辑-卡诺图降维4.5习题
12. 逻辑代数-无关项化简2.13习题
11. 逻辑代数-卡诺图化简2.12习题
10. 逻辑代数-卡诺图化简2.11习题
18.组合逻辑-译码器扩展4.7习题
15. 组合逻辑-基本设计4.1~4.3习题
9. 逻辑代数-卡诺图2.10习题
15. VHDL - 有限状态机
7. 逻辑代数-最小项最大项2.6习题
16. VHDL - 流水灯控制
4. 逻辑代数-真值表证明2.1习题
5. 逻辑代数-公式法证明2.2习题
8. 逻辑代数-积之和和之积2.8习题
19. VHDL - 数字钟(顶层设计仿真)
13. 逻辑代数-函数变换2.14习题
5. VHDL - 全加器(层次输入设计)
14. 逻辑代数-函数变换2.15习题
14. VHDL - 分频器(多进程、Integer使用)
3. VHDL - 83优先编码器
13. VHDL - 计数器(IF嵌套、BUFFER使用)
《数字电子技术基础》阎石第六版课后习题精讲-数电考研必看好课//邮学考研数电名师辅导团队制作分享
6. 逻辑代数-证明布尔式2.3习题
2. VHDL- 24译码器
4. VHDL - N位4选1选择器(参数化设计)
7. VHDL - D触发器(PROCESS语句)
1. VHDL - 半加器设计
6. VHDL- N位加法器(生成语句)
12. VHDL - m序列发生器
10. VHDL - 串行移位寄存器(LOOP语句)
17. VHDL - 数字钟(BCD60计数器)
18. VHDL - 数字钟(BCD24计数器)
6. Quartus原理图设计 -串行移位寄存器
【数电】数字电子技术基础 清华大学_王红主讲——第六版
Verilog 仿真问题:打拍失败
8. Quartus原理图设计 - 模5分频器
【数字电路】25考研强化课程 || 清华阳哥主讲 || 数制编码、组合逻辑、时序逻辑、触发器、寄存器、数字电路的分析与设计方法
【杭州电子科技大学考研】进入8月,考杭电844《数字电路》进度如何?
解锁CSS力量:Not与Hover选择器精妙组合
8. VHDL - 异步复位同步置位功能描述
23年山大906数字电路真题讲解逐题讲解——集成电路考研|山大906|通信电子考研|电子信息考研