V
主页
11. VHDL - 循环移位寄存器(CASE语句)
发布人
循环移位寄存器: 功能分析,得到功能表格; 针对功能表格,各种功能逐一描述; 移位的另一种描述方法; Process、If、Case语句; RTL-Viewer(触发器+选择器)与描述的对应关系; 仿真验证,依次验证所有的逻辑功能。
打开封面
下载高清视频
观看高清视频
视频下载器
10. VHDL - 串行移位寄存器(LOOP语句)
15. VHDL - 有限状态机
12. VHDL - m序列发生器
14. VHDL - 分频器(多进程、Integer使用)
2. VHDL- 24译码器
16. VHDL - 流水灯控制
7. VHDL - D触发器(PROCESS语句)
5. VHDL - 全加器(层次输入设计)
13. VHDL - 计数器(IF嵌套、BUFFER使用)
6. VHDL- N位加法器(生成语句)
1. VHDL - 半加器设计
9. VHDL - 时序电路结构描述
4. VHDL - N位4选1选择器(参数化设计)
8. VHDL - 异步复位同步置位功能描述
19. VHDL - 数字钟(顶层设计仿真)
3. VHDL - 83优先编码器
11. 逻辑代数-卡诺图化简2.12习题
17. VHDL - 数字钟(BCD60计数器)
7. 逻辑代数-最小项最大项2.6习题
10. 逻辑代数-卡诺图化简2.11习题
1. Quartus基本操作 - 原理图设计
4. Quartus原理图设计 - 开发板下载验证
18. VHDL - 数字钟(BCD24计数器)
10. Quartus原理图设计 - 序列信号发生器
3. Quartus原理图设计 - 硬件开发板使用
18.组合逻辑-译码器扩展4.7习题
2. Quartus原理图设计 - 4选1选择器仿真
6. Quartus原理图设计 -串行移位寄存器
12. 逻辑代数-无关项化简2.13习题
16. 组合逻辑-卡诺图降维4.4习题
7. Quartus原理图设计 - 选择器+D触发器
9. Quartus原理图设计 - 序列检测器
4. 逻辑代数-真值表证明2.1习题
9. 逻辑代数-卡诺图2.10习题
3. 数制与码制习题-有符号二进制计算和溢出判断
8. Quartus原理图设计 - 模5分频器
Quartus基本操作1(无语音)
14. 逻辑代数-函数变换2.15习题
17. 组合逻辑-卡诺图降维4.5习题
6. 逻辑代数-证明布尔式2.3习题