V
主页
4. 逻辑代数-真值表证明2.1习题
发布人
《数字电路与系统设计》习题 章节:第二章逻辑代数 题号:2-1 内容:真值表法证明逻辑函数式
打开封面
下载高清视频
观看高清视频
视频下载器
7. 逻辑代数-最小项最大项2.6习题
11. 逻辑代数-卡诺图化简2.12习题
10. 逻辑代数-卡诺图化简2.11习题
15. VHDL - 有限状态机
5. VHDL - 全加器(层次输入设计)
12. 逻辑代数-无关项化简2.13习题
14. 逻辑代数-函数变换2.15习题
16. 组合逻辑-卡诺图降维4.4习题
13. VHDL - 计数器(IF嵌套、BUFFER使用)
16. VHDL - 流水灯控制
2. VHDL- 24译码器
9. 逻辑代数-卡诺图2.10习题
4. VHDL - N位4选1选择器(参数化设计)
18.组合逻辑-译码器扩展4.7习题
7. VHDL - D触发器(PROCESS语句)
13. 逻辑代数-函数变换2.14习题
8. VHDL - 异步复位同步置位功能描述
1. VHDL - 半加器设计
17. 组合逻辑-卡诺图降维4.5习题
14. VHDL - 分频器(多进程、Integer使用)
12. VHDL - m序列发生器
3. VHDL - 83优先编码器
8. 逻辑代数-积之和和之积2.8习题
6. VHDL- N位加法器(生成语句)
5. 逻辑代数-公式法证明2.2习题
6. 逻辑代数-证明布尔式2.3习题
17. VHDL - 数字钟(BCD60计数器)
8. Quartus原理图设计 - 模5分频器
9. VHDL - 时序电路结构描述
11. VHDL - 循环移位寄存器(CASE语句)
19. VHDL - 数字钟(顶层设计仿真)
4. Quartus原理图设计 - 开发板下载验证
18. VHDL - 数字钟(BCD24计数器)
15. 组合逻辑-基本设计4.1~4.3习题
2. 数制与码制习题-补码
3. 数制与码制习题-有符号二进制计算和溢出判断
2. Quartus原理图设计 - 4选1选择器仿真
10. VHDL - 串行移位寄存器(LOOP语句)
《图灵完备》算术运算篇:逻辑引擎
7. Quartus原理图设计 - 选择器+D触发器