V
主页
15. 组合逻辑-基本设计4.1~4.3习题
发布人
《数字电路与系统设计》习题 章节:第四章 组合逻辑设计 题号:4-1~4-3 内容:基本组合逻辑功能设计
打开封面
下载高清视频
观看高清视频
视频下载器
17. 组合逻辑-卡诺图降维4.5习题
18.组合逻辑-译码器扩展4.7习题
16. 组合逻辑-卡诺图降维4.4习题
15. VHDL - 有限状态机
11. 逻辑代数-卡诺图化简2.12习题
19. VHDL - 数字钟(顶层设计仿真)
10. 逻辑代数-卡诺图化简2.11习题
9. 逻辑代数-卡诺图2.10习题
13. VHDL - 计数器(IF嵌套、BUFFER使用)
14. VHDL - 分频器(多进程、Integer使用)
7. 逻辑代数-最小项最大项2.6习题
12. 逻辑代数-无关项化简2.13习题
8. 逻辑代数-积之和和之积2.8习题
4. 逻辑代数-真值表证明2.1习题
16. VHDL - 流水灯控制
13. 逻辑代数-函数变换2.14习题
18. VHDL - 数字钟(BCD24计数器)
5. VHDL - 全加器(层次输入设计)
17. VHDL - 数字钟(BCD60计数器)
14. 逻辑代数-函数变换2.15习题
5. 逻辑代数-公式法证明2.2习题
3. VHDL - 83优先编码器
《数字电子技术》下集53-主从(脉冲)RS触发器
10. VHDL - 串行移位寄存器(LOOP语句)
12. VHDL - m序列发生器
6. VHDL- N位加法器(生成语句)
6. 逻辑代数-证明布尔式2.3习题
4. VHDL - N位4选1选择器(参数化设计)
【数字电路】25考研强化课程 || 清华阳哥主讲 || 数制编码、组合逻辑、时序逻辑、触发器、寄存器、数字电路的分析与设计方法
1. VHDL - 半加器设计
7. VHDL - D触发器(PROCESS语句)
玩个Steam游戏,学会了从0到1造芯片!
9. VHDL - 时序电路结构描述
2. VHDL- 24译码器
8. VHDL - 异步复位同步置位功能描述
Quartus基本操作1(无语音)
11. VHDL - 循环移位寄存器(CASE语句)
1. Quartus基本操作 - 原理图设计
9. Quartus原理图设计 - 序列检测器
FPGA和嵌入式我该如何选择?